本發(fā)明涉及半導(dǎo)體，特別涉及一種半導(dǎo)體存儲裝置及其制備方法。
背景技術(shù)：
1、在半導(dǎo)體芯片電路設(shè)計中，會大量的使用多晶硅電阻。一般電路設(shè)計人員多采用傳統(tǒng)的n型或p型多晶電阻，但這些電阻在制造過程中都需要硅化物阻擋層(salicideblock?layer，sab)作為一個額外的掩膜以用于保護(hù)硅片表面，在其保護(hù)下，硅片不與其它ti，co之類的金屬形成不期望的金屬硅化物，即需要增加一道光刻步驟。具體地說，現(xiàn)有技術(shù)中的作為多晶硅電阻器的n型摻雜的多晶硅或者p型摻雜的多晶硅是通過在邏輯多晶硅(本身是無摻雜的)上，進(jìn)行n型離子注入(通常是高濃度的硼(b)離子注入)或p型離子注入(通常是高濃度的磷(p)離子注入)而形成，它們都需要硅化物阻止層作為光罩。然而，硅化物阻止層的引入增大了工藝的復(fù)雜性，并且增大了制造成本。
技術(shù)實現(xiàn)思路
1、本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在的上述缺陷，提供一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物，由此實現(xiàn)增大多晶硅電阻器的電阻率、簡化多晶硅電阻器的制造方法以及相應(yīng)的多晶硅電阻器及半導(dǎo)體存儲裝置結(jié)構(gòu)。
2、第一方面，為了解決上述技術(shù)問題，本發(fā)明提供了一種半導(dǎo)體存儲裝置的制備方法，至少包括如下步驟：
3、提供基底，包括存儲區(qū)、邏輯區(qū)和電阻區(qū)；
4、形成第一存儲多晶硅層和隔離層，所述第一存儲多晶硅層位于所述存儲區(qū)、所述邏輯區(qū)、以及所述電阻區(qū)的基底上，所述隔離層位于所述第一存儲多晶硅層上；
5、移除所述邏輯區(qū)上的部分所述隔離層和部分所述第一存儲多晶硅層，并露出所述邏輯區(qū)的部分基底；
6、形成第二存儲多晶硅層位于所述邏輯區(qū)的露出的部分基底和所述電阻區(qū)的所述隔離層上；
7、形成導(dǎo)電插塞位于所述電阻區(qū)上，所述導(dǎo)電插塞的底部與所述電阻區(qū)中的所述第一存儲多晶硅層的頂面電連接。
8、在一可選的示例中，在形成所述導(dǎo)電插塞之前，還可包括：
9、移除所述邏輯區(qū)中的部分所述第二存儲多晶硅層，以在所述邏輯區(qū)上形成至少一分立的柵極結(jié)構(gòu)。
10、在一可選的示例中，在移除所述邏輯區(qū)中的部分所述第二存儲多晶硅層的過程中，還同步移除了所述電阻區(qū)中的部分所述第二存儲多晶硅層，以露出所述電阻區(qū)中的部分所述第一存儲多晶硅層。
11、在一可選的示例中，在形成所述第二存儲多晶硅層之前，還可包括：
12、形成邏輯區(qū)柵氧層位于所述邏輯區(qū)的露出的部分基底和所述電阻區(qū)的所述隔離層上。
13、在一可選的示例中，在形成第一存儲多晶硅層之前，還可包括：
14、形成溝槽隔離結(jié)構(gòu)位于所述電阻區(qū)的所述基底內(nèi)。
15、在一可選的示例中，位于所述電阻區(qū)的所述第一存儲多晶硅層可作為多晶硅電阻器。
16、在一可選的示例中，所述邏輯區(qū)可包括高壓器件區(qū)；移除所述邏輯區(qū)上的部分所述隔離層和所述第一存儲多晶硅層時所露出所述部分基底，與所述高壓器件區(qū)對位。
17、在一可選的示例中，在形成所述第一存儲多晶硅層之后，還可包括：
18、對所述電阻區(qū)中的所述第一存儲多晶硅層執(zhí)行離子注入工藝。
19、在一可選的示例中，所述第一存儲多晶硅層可包括嵌入式存儲裝置中存儲單元的字線層。
20、第二方面，基于相同的發(fā)明構(gòu)思，本發(fā)明還提供了一種半導(dǎo)體存儲裝置，具體可以采用如上所述的半導(dǎo)體存儲裝置的制備方法制備而成，其中所述基底包括電阻區(qū)，所述電阻區(qū)包括：第一存儲多晶硅層、隔離層、邏輯區(qū)柵氧層、以及第二存儲多晶硅層。
21、與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案至少具有以下有益效果之一：
22、本發(fā)明提供了一種半導(dǎo)體存儲裝置的制備方法，包括：提供基底，包括存儲區(qū)、邏輯區(qū)和電阻區(qū)，形成第一存儲多晶硅層和隔離層，所述第一存儲多晶硅層位于所述存儲區(qū)、所述邏輯區(qū)、以及所述電阻區(qū)的基底上，所述隔離層位于所述第一存儲多晶硅層上，移除所述邏輯區(qū)上的部分所述隔離層和部分所述第一存儲多晶硅層，并露出所述邏輯區(qū)的部分基底，形成第二存儲多晶硅層位于所述邏輯區(qū)的露出的部分基底和所述電阻區(qū)的所述隔離層上，形成導(dǎo)電插塞位于所述電阻區(qū)上，所述導(dǎo)電插塞的底部與所述電阻區(qū)中的所述第一存儲多晶硅層的頂面電連接。
23、本發(fā)明中，一方面，通過在形成邏輯區(qū)中高壓器件的柵極結(jié)構(gòu)過程，同步在電阻區(qū)中形成多晶硅電阻器的多晶硅材料的方式，實現(xiàn)無需額外增加制程工藝的基礎(chǔ)上，便可簡化多晶硅電阻器的制造方法以及相應(yīng)的多晶硅電阻器的結(jié)構(gòu)的目的；另一方面，通過在電阻區(qū)中堆疊第一存儲多晶硅層和第二存儲多晶硅層的方式，讓第二存儲多晶硅層起到遮蔽下方的作為多晶硅電阻器的第一存儲多晶硅層不形成金屬硅化物的作用，由此起到了與硅化物阻止層相同的功能；所以，本發(fā)明有利地通過利用第二存儲多晶硅層作為非硅化物結(jié)構(gòu)的掩膜，避免硅化物阻止層的使用，省去了形成硅化物阻止層的所有制程工藝，即更進(jìn)一步的簡化了半導(dǎo)體存儲裝置的制程工藝、降低了工藝成本和縮短了制造周期。
1.一種半導(dǎo)體存儲裝置的制備方法，其特征在于，包括：
2.如權(quán)利要求1所述的半導(dǎo)體存儲裝置的制備方法，其特征在于，在形成所述導(dǎo)電插塞之前，還包括：
3.如權(quán)利要求2所述的半導(dǎo)體存儲裝置的制備方法，其特征在于，在移除所述邏輯區(qū)中的部分所述第二存儲多晶硅層的過程中，還同步移除了所述電阻區(qū)中的部分所述第二存儲多晶硅層，以露出所述電阻區(qū)中的部分所述第一存儲多晶硅層。
4.如權(quán)利要求1所述的半導(dǎo)體存儲裝置的制備方法，其特征在于，在形成所述第二存儲多晶硅層之前，還包括：
5.如權(quán)利要求1所述的半導(dǎo)體存儲裝置的制備方法，其特征在于，在形成第一存儲多晶硅層之前，還包括：
6.如權(quán)利要求1所述的半導(dǎo)體存儲裝置的制備方法，其特征在于，位于所述電阻區(qū)的所述第一存儲多晶硅層作為多晶硅電阻器。
7.如權(quán)利要求1所述的半導(dǎo)體存儲裝置的制備方法，其特征在于，所述邏輯區(qū)包括高壓器件區(qū)；移除所述邏輯區(qū)上的部分所述隔離層和所述第一存儲多晶硅層時所露出所述部分基底，與所述高壓器件區(qū)對位。
8.如權(quán)利要求1所述的半導(dǎo)體存儲裝置的制備方法，其特征在于，在形成所述第一存儲多晶硅層之后，還包括：
9.如權(quán)利要求1所述的半導(dǎo)體存儲裝置的制備方法，其特征在于，所述第一存儲多晶硅層包括嵌入式存儲裝置中存儲單元的字線層。
10.一種半導(dǎo)體存儲裝置，其特征在于，采用權(quán)利要求1～9中任一項所述的半導(dǎo)體存儲裝置的制備方法而成，其中所述基底包括電阻區(qū)，所述電阻區(qū)包括：第一存儲多晶硅層、隔離層、邏輯區(qū)柵氧層、以及第二存儲多晶硅層。