處理設(shè)備以及相關(guān)控制方法
【專利摘要】本發(fā)明提供一種處理設(shè)備以及相關(guān)控制方法。該處理設(shè)備包含：存儲器單元陣列，通過第一開關(guān)耦接到第一電源軌，接收第一電壓水平；邏輯電路，通過第二開關(guān)耦接到第二電源軌，接收第二電壓水平，其中該第二電壓水平不同于該第一電壓水平；電源開關(guān)，耦接到至少該第二電源軌，被使能來均衡供應(yīng)到該存儲器單元陣列與該邏輯電路的電壓。本發(fā)明提供的處理設(shè)備以及相關(guān)控制方法能夠均衡供應(yīng)到存儲器單元陣列與邏輯電路的電壓。
【專利說明】
處理設(shè)備以及相關(guān)控制方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明的實施例有關(guān)于一種處理器中的電源管理。
【背景技術(shù)】
[0002] 現(xiàn)代處理器包含邏輯電路與存儲器單元陣列。在運作中，供給處理器的電壓可以 動態(tài)改變來適應(yīng)負荷需要。舉例來說，處理器可根據(jù)動態(tài)電壓頻率縮放(Dynamic Voltage Frequency Scaling，DVFS)，來達到電源節(jié)約。可是，存儲器單元陣列對電壓變化比對邏輯 門電路更敏感。隨著晶體管閾值電壓變化增加，存儲器單元陣列會遇到更多故障。
[0003] -種雙電源軌的架構(gòu)將存儲器單元電壓與邏輯電路電壓分開。這樣的分開允許存 儲器具有在一個安全電壓范圍內(nèi)具有額定靜態(tài)噪聲裕度(nominal static noise margin) 的穩(wěn)定電壓。邏輯電路電壓可因動態(tài)電源的節(jié)約而大幅降低。當(dāng)使用雙電源軌時，處理器設(shè) 計者有能力既大幅減少邏輯門電路中的電源供應(yīng)，又能維持電壓存儲器單元陣列的安全電 壓。
[0004] 為了保證存儲器單元陣列的正常運行，一個運行條件是存儲器單元陣列的電壓 (>*?)不能低于邏輯電路(>1_。)的電壓。換句話說，運行條件是 :￥*?》￥1_。。在高電壓操作 中，Vlcigl?？稍馐懿豢珊雎缘碾妷杭y波(ripple)，使得很難符合運行要求。

【發(fā)明內(nèi)容】

[0005] 因此，本發(fā)明為了解決雙電源軌與單電源軌的技術(shù)問題，特提出一種新的處理設(shè) 備及相關(guān)控制方法。
[0006] 本申請一方面提供一種處理設(shè)備，包含:存儲器單元陣列，通過第一開關(guān)耦接到第 一電源軌，接收第一電壓水平;邏輯電路，通過第二開關(guān)耦接到第二電源軌，接收第二電壓 水平，其中第二電壓水平不同于第一電壓水平；電源開關(guān)，耦接到至少第二電源軌，被使能 來均衡供應(yīng)到存儲器單元陣列與邏輯電路的電壓。
[0007] 本申請另一方面提供一種處理設(shè)備的控制方法，該處理設(shè)備包含存儲器單元陣列 與邏輯電路，該控制方法包含:禁用電源開關(guān)，讓該存儲器單元陣列接收由第一電源軌供應(yīng) 的第一電壓水平，并讓邏輯電路接收由第二電源軌供應(yīng)的第二電壓水平，其中第一電壓水 平不同于第二電壓水平；以及使能電源開關(guān)，以均衡供應(yīng)到存儲器單元陣列與邏輯電路的 電壓。
[0008] 本申請的新的處理設(shè)備及相關(guān)控制方法能夠均衡供應(yīng)到存儲器單元陣列與邏輯 電路的電壓。
[0009] 本發(fā)明的這些及其他的目的對于本領(lǐng)域的技術(shù)人員來說，在閱讀了下述優(yōu)選實施 例的詳細說明以后是很容易理解和明白的，所述優(yōu)選實施例通過多幅圖予以揭示。
【附圖說明】
[0010] 圖1顯示根據(jù)本發(fā)明第一實施例的包含雙軌電源均衡器的處理設(shè)備的結(jié)構(gòu)示意 圖。
[0011] 圖2顯示根據(jù)本發(fā)明第二實施例的包含雙軌電源均衡器的處理設(shè)備的結(jié)構(gòu)示意 圖。
[0012] 圖3顯示根據(jù)本發(fā)明一實施例的雙軌電源均衡器的流程圖。
[0013] 圖4A顯示根據(jù)本發(fā)明一實施例的在雙軌模式中的存儲器單元電壓與邏輯電壓的 示意圖。
[0014] 圖4B顯示根據(jù)本發(fā)明一實施例的在單軌模式中的存儲器單元電壓與邏輯電壓的 示意圖。
[0015] 圖5顯示根據(jù)本發(fā)明一實施例的計算系統(tǒng)的示意圖。
【具體實施方式】
[0016] 本說明書及權(quán)利要求書使用了某些詞語代指特定的組件。本領(lǐng)域的技術(shù)人員可理 解的是，制造商可能使用不同的名稱代指同一組件。本文件不通過名字的差別，而通過功能 的差別來區(qū)分組件。在以下的說明書和權(quán)利要求書中，詞語"包括"是開放式的，因此其應(yīng)理 解為"包括，但不限于..."。
[0017] 本發(fā)明的實施例提供一種系統(tǒng)及方法，用于在一個包含雙電軌的邏輯電路中均衡 由存儲器單元陣列與邏輯電路接收的電壓。處理設(shè)備的實施例包含但不限于，中央處理器 (CPU)，核心，圖像處理器(GPU)，數(shù)字處理器(DSP)等等。在一個實施例中，處理設(shè)備可以是 移動計算及/或通信設(shè)備的一部分(例如，智能機，平板電腦，筆記本電腦，等等）。在另一實 施例中，處理設(shè)備可以是云計算系統(tǒng)的一部分。存儲器單元陣列的一個實施例是快取存儲 器(cache memory)，例如同步RAM(SRAM)或其他易失性或非易失性處理器上存儲器。邏輯電 路可以是算術(shù)邏輯單元(Arithmetic Logic Unit，ALU)中的邏輯門電路，或者是在周邊電 路控制器中，或者是存儲器單元陣列中的I/O控制器，或者處理設(shè)備的其他部分電路中。
[0018] -般來說，邏輯電路的電壓(Vlogic)會波動，特別是在高電壓水平下，而存儲器單 元陣列的電壓(Vmem)保持在恒定或接近恒定水平。為了滿足VmemSVlogic的操作要求，處 理設(shè)備可選擇在雙軌模式操作或單軌模式操作。在一個實施例中，當(dāng)Vlogic的操作電壓水 平高于或等于一個預(yù)定閾值時，處理設(shè)備操作存儲器單元陣列與邏輯電路運行于單軌模式 中。當(dāng)Vlogic小于預(yù)定閾值時，處理設(shè)備操作存儲器單元陣列與邏輯電路于雙軌模式。在雙 軌模式下，存儲器單元陣列從第一電源軌（即存儲器電源軌)接收V??(也被稱作存儲器電壓 或第一電壓），邏輯電路從第二電源軌（即邏輯電源軌)接收V lcigl。(也被稱作邏輯電壓或第二 電壓）。在單軌模式中，存儲器單元陣列與邏輯電路都接收同一電壓。一般來說，邏輯電源軌 能夠比存儲器電源軌供應(yīng)更高水平的電壓。因此，在一個實施例中（例如圖2中所示的第二 實施例），單軌模式下同樣的電壓％。 81。是從邏輯電源軌供應(yīng)的。
[0019] 圖1與圖2顯示如何用一個電源開關(guān)來實現(xiàn)在雙軌模式與單軌模式的選擇性切換。
[0020] 圖1顯示根據(jù)第一實施例的處理設(shè)備100包含存儲器單元陣列110與邏輯電路120。 存儲器單元陣列110通過第一開關(guān)115耦接到存儲器電源軌113,邏輯電路120通過第二開關(guān) 125耦接到邏輯電源軌123。第一開關(guān)115與第二開關(guān)125可為半導(dǎo)體基礎(chǔ)的開關(guān)，例如金屬 氧化物半導(dǎo)體場效應(yīng)晶體管(metal-oxide-semiconductor field-effect transistors， M0SFET)，場效應(yīng)晶體管(field-effect transistors，F(xiàn)ET)，或其他任何類型的開關(guān)。如圖1 所示的實施例中，第一開關(guān)115與第二開關(guān)125都是P-溝道FET，PFET)開關(guān)，它們的源極端都 連接到各自的電源軌。處理設(shè)備100也包含一個電源開關(guān)150,其也可以是PFET開關(guān)或其他 類型的開關(guān)。在本實施例中，電源開關(guān)150連接到第一開關(guān)115與第二開關(guān)125的源極端。也 就是說，電源開關(guān)150通過電源開關(guān)150連接邏輯電源軌123至存儲器電源軌113。當(dāng)電源開 關(guān)150開啟時，其能均衡由存儲器單元陣列110與邏輯電路120接收的電壓。
[0021] 在一個實施例中，電源開關(guān)150是由信號DREQ_B控制的PFET開關(guān)，該信號是DREQ的 反信號。電源開關(guān)150在DREQ使能（即DREQ_B為低)時開啟。也就是說，處理設(shè)備100在DREQ使 能時工作在單軌模式。另一方面，電源開關(guān)150在DREQ禁用（即DREQ_B為高）時關(guān)閉。也就是 說，處理設(shè)備100在DREQ使能時工作在雙軌模式。
[0022]在一實施例中，第一開關(guān)115與第二開關(guān)125還耦接到睡眠信號及/或關(guān)電信號。為 了簡單解釋，這里的"睡眠信號"用來表示任何關(guān)閉給存儲器單元陣列110與邏輯電路210的 電源的控制信號。當(dāng)睡眠信號使能時，第一開關(guān)115與第二開關(guān)125都關(guān)閉。另外，DREQ禁用 來關(guān)閉電源開關(guān)150。當(dāng)睡眠信號被禁用時，第一開關(guān)115與第二開關(guān)125都開啟，DREQ控制 電源開關(guān)150的開啟/關(guān)閉。下面的表1列出了睡眠信號與DREQ的不同組合，以及由存儲器單 元陣列11〇與邏輯電路210接收的結(jié)果電壓。在表1中，VeqiVlogi。。
[0024] 表1.第一實施例
[0025]圖2顯示根據(jù)第二實施例的處理設(shè)備200,其也包含存儲器單元陣列110與邏輯電 路120。與圖1的第一實施例類似，存儲器單元陣列110通過第一開關(guān)115連接到存儲器電源 軌113,邏輯電路120通過第二開關(guān)125連接到邏輯電源軌123。與第一實施例不同，第二實施 例中的存儲器單元陣列110也通過電源開關(guān)150耦接到邏輯電源軌123。當(dāng)睡眠信號被禁用， 電源開關(guān)150與第一開關(guān)115由互補信號控制；例如分別是01^( >)_13與01^(>)。在一個實施例中， 第一開關(guān)115,第二開關(guān)125以及電源開關(guān)150是P型開關(guān)，例如是PFET。因此，當(dāng)DREQ使能（即 DREQ為高且DREQ_B為低)時，電源開關(guān)150開啟，關(guān)閉第一開關(guān)115,導(dǎo)致存儲器單元陣列110 耦接到邏輯電源軌123。也就是說，當(dāng)DREQ被使能時，存儲器單元陣列110與邏輯電路120從 邏輯電源軌123接收同一電壓，處理設(shè)備200在單軌模式下操作。當(dāng)DREQ被禁用（即DREQ為 低，DREQ_B為高)時，電源開關(guān)150關(guān)閉而第一開關(guān)115開啟，導(dǎo)致存儲器單元陣列110耦接到 存儲器電源軌113。也就是說，處理設(shè)備100在DREQ被禁用時操作在雙軌模式下。
[0026] 在一個實施例中，第一開關(guān)115,第二開關(guān)125及電源開關(guān)150也連接到睡眠信號。 當(dāng)睡眠信號被使能時，所有的三個開關(guān)(第一開關(guān)115,第二開關(guān)125及電源開關(guān)150)都被關(guān) 閉。下方的表1I列出睡眠信號與DREQ的各種組合，以及存儲器單元陣列110與邏輯電路210 接收的結(jié)果電壓。
[0028] 表1I.第二實施例
[0029]在另外一個實施例中，睡眠信號與DREQ的值可以儲存在寄存器中。處理設(shè)備100或 200可讀取寄存器值并對應(yīng)設(shè)置開關(guān)。
[0030] 圖3是根據(jù)本發(fā)明一實施例的雙軌電源均衡方法300的流程圖。雙軌電源均衡可通 過控制電源開關(guān)來達到，例如如圖1或圖2中的電源開關(guān)150。電源開關(guān)可被禁用，以讓存儲 器單元陣列來接收由第一電源軌供應(yīng)的第一電壓水平，并讓邏輯電路來接收由第二電源軌 供應(yīng)的第二電壓水平(步驟310)。第一電壓水平與第二電壓水平不同；例如，第一電壓水平 可以是Vmem而第二電壓水平可以是Vlogic，在圖1與圖2中已有相關(guān)描述。電源開關(guān)可以被 使能來均衡供應(yīng)到存儲器單元陣列與邏輯電路的電壓(步驟320)。步驟310與320可以用任 何順序來執(zhí)行。
[0031] 在一個實施例中，方法300可以由電源控制單元來執(zhí)行，其可產(chǎn)生例如DREQ或 DREQ_B的控制信號，或者更新儲存DREQ或寄存器。電源控制單元可以在處理設(shè)備 100或200的之內(nèi)或之外。在一實施例中，電源控制單元可基于Vickie當(dāng)前操作的電壓水平是 否超過一個預(yù)定閾值電壓來使能或禁用DREQ或DREQ_B。
[0032] 圖4A是根據(jù)本發(fā)明一實施例的雙軌模式的電壓水平示意圖。平虛線代表Vme3m而曲 線代表Vlcigl。。在本圖中，V lcigl。在一個低電壓區(qū)域工作(低于預(yù)定閾值的電壓）。即便Vlcigl。有 波動，其仍然如操作要求V M>Vlcigl。處于V??下方。圖4B是根據(jù)本發(fā)明一實施例的單軌模式 的電壓水平的示意圖。在本示意圖中，V lcigl。在高電壓區(qū)域電壓(高于預(yù)定閾值電壓)工作。為 了滿足操作要求，。的電壓水平被平均化;也就是說，V??與Vic> gi。之間的差異是零 或接近于零。平均化后的電壓的波動通常在一定的容錯度內(nèi)且不會導(dǎo)致任何錯誤。在此處 的單軌模式下，設(shè)置開關(guān)來從％。 81。獲取電源。這是因為Vlcigl。水平一般在雙軌模式下更高。 因此，Vlcigl。上的供應(yīng)電壓更能處理多余的負載。
[0033]圖5是根據(jù)一實施例的計算系統(tǒng)500的結(jié)構(gòu)示意圖。計算系統(tǒng)500包含一個或多個 處理器510(也被稱作中央處理器，CPU)，且每個處理器包含一個或多個核心511。計算系統(tǒng) 500可以是移動設(shè)備或電腦主機的一部分。處理器510可以形成一個或多個集群(cluster)。 在一個實施例中，每個核心511包含圖1的處理設(shè)備100或圖2的處理設(shè)備200。處理設(shè)備100 或200可以是核心511本身，在核心511內(nèi)的快取存儲器(包含存儲器單元陣列與相關(guān)控制邏 輯電路），或是其他邏輯電路及存儲器組件。
[0034] 處理器510可通過互聯(lián)520存取系統(tǒng)存儲器530(例如動態(tài)隨機存取存儲器，DRAM)。 計算系統(tǒng)500更包含網(wǎng)絡(luò)界面550,用于存取網(wǎng)絡(luò)560。計算系統(tǒng)500也可包含周邊設(shè)備，例如 顯示，攝像或者調(diào)制解調(diào)器，等等或者其他未在圖5中的設(shè)備。
[0035] 在一個實施例中，計算系統(tǒng)500還包含電源控制單元540,來偵測Vlogic的操作電 壓以及控制雙軌模式與單軌模式之間的切換。電源控制單元540可另外在每個核心511之 內(nèi)，或在核心511之外，但在每個處理器510之內(nèi)，或者在計算系統(tǒng)500中的任何位置。在另一 實施例中，計算系統(tǒng)500也可包含一個或多個GPU，DSP或其他類型的處理器，其可包含圖1的 處理設(shè)備100或圖2的處理設(shè)備200,來執(zhí)行圖3中所述的雙軌電源均衡器的操作。處理設(shè)備 100或200根電源控制單元540的指示執(zhí)行如圖3所述的雙軌電源均衡操作。
[0036] 圖3流程圖的操作已經(jīng)根據(jù)圖1，2及5進行說明?？墒?，需要注意的是，圖3的流程圖 的操作可以與圖1，2及5中描述的不同的本發(fā)明實施例來執(zhí)行。而圖1，2及5中的實施例可以 執(zhí)行不同于圖3中所描述的操作。既然圖3的流程圖顯示本發(fā)明特定實施例所執(zhí)行的特點順 序的操作，這樣的順序應(yīng)被理解為一種范例(例如其他實施例中可以不同順序來執(zhí)行，或者 合并某些操作，或者重疊某些操作等等）。
[0037] 總結(jié)來說，本發(fā)明公開了一種處理設(shè)備，包含存儲器單元陣列，邏輯電路以及電源 開關(guān)。存儲器單元陣列通過第一開關(guān)耦接到第一電源軌來接收第一電壓水平。邏輯電路通 過第二開關(guān)耦接到第二電源軌來接收第二電壓水平，其中第二電壓水平不同于第一電壓水 平。電源開關(guān)耦接到至少第二電源軌并用來被使能，以均衡供應(yīng)到存儲器單元陣列與邏輯 電路的電壓。
[0038]本發(fā)明還公開一種控制包含存儲器單元陣列與邏輯電路的處理設(shè)備內(nèi)的電源開 關(guān)的方法。該方法包含:禁用電源開關(guān)，讓存儲器單元陣列接收由第一電源軌供應(yīng)的第一電 壓水平，并讓邏輯電路接收由第二電源軌供應(yīng)的第二電壓水平，其中第一電壓水平不同于 第二電壓水平;使能電源開關(guān)來均衡供應(yīng)到存儲器單元陣列與邏輯電路的電壓。
[0039]本領(lǐng)域的技術(shù)人員將注意到，在獲得本發(fā)明的指導(dǎo)之后，可對所述裝置和方法進 行大量的修改和變換。相應(yīng)地，上述公開內(nèi)容應(yīng)該理解為，僅通過所附加的權(quán)利要求的界限 來限定。
【主權(quán)項】
1. 一種處理設(shè)備，包含： 存儲器單元陣列，通過第一開關(guān)耦接到第一電源軌，接收第一電壓水平； 邏輯電路，通過第二開關(guān)耦接到第二電源軌，接收第二電壓水平，其中該第二電壓水平 不同于該第一電壓水平；以及 電源開關(guān)，耦接到至少該第二電源軌，被使能來均衡供應(yīng)到該存儲器單元陣列與該邏 輯電路的電壓。2. 如權(quán)利要求1所述的處理設(shè)備，其特征在于，該電源開關(guān)具有耦接到該第一電源軌的 第一端，以及耦接到該第二電源軌的第二端，該電源開關(guān)被使能來均衡該第一電壓水平與 該第二電壓水平。3. 如權(quán)利要求1所述的處理設(shè)備，其特征在于，該電源開關(guān)具有耦接到該存儲器單元陣 列的第一端，以及耦接到該第二電源軌的第二端，該電源開關(guān)被使能來供應(yīng)該第二電壓水 平給該存儲器單元陣列與該邏輯電路。4. 如權(quán)利要求3所述的處理設(shè)備，其特征在于，當(dāng)該電源開關(guān)被禁用時，該第一開關(guān)被 使能，以供應(yīng)該第一電壓水平給該存儲器單元陣列。5. 如權(quán)利要求1所述的處理設(shè)備，其特征在于，當(dāng)該第二電壓水平低于閾值時，該電源 開關(guān)被禁用，該存儲器單元陣列與該邏輯電路操作于兩個不同電壓水平。6. 如權(quán)利要求5所述的處理設(shè)備，其特征在于，當(dāng)該第二電壓水平超過該閾值，該電源 開關(guān)被使能，該存儲器單元陣列與該邏輯電路操作于該均衡的電壓水平。7. 如權(quán)利要求1所述的處理設(shè)備，其特征在于，該電源開關(guān)由控制信號被開啟或關(guān)閉。8. 如權(quán)利要求1所述的處理設(shè)備，其特征在于，該電源開關(guān)根據(jù)儲存在指定寄存器內(nèi)的 值來被開啟或關(guān)閉。9. 如權(quán)利要求1所述的處理設(shè)備，其特征在于，該存儲器單元陣列包含快取存儲器的至 少一部分。10. 如權(quán)利要求1所述的處理設(shè)備，其特征在于，該電源開關(guān)是P類型場效應(yīng)晶體管。11. 一種處理設(shè)備的控制方法，該處理設(shè)備包含存儲器單元陣列與邏輯電路，該方法包 含： 禁用電源開關(guān)，讓該存儲器單元陣列接收由第一電源軌供應(yīng)的第一電壓水平，并讓該 邏輯電路接收由第二電源軌供應(yīng)的第二電壓水平，其中該第一電壓水平不同于該第二電壓 水平；以及 使能該電源開關(guān)，以均衡供應(yīng)到該存儲器單元陣列與該邏輯電路的電壓。12. 如權(quán)利要求11所述的處理設(shè)備的控制方法，其特征在于，更包含： 當(dāng)該第二電壓水平低于閾值時，禁用該電源開關(guān)。13. 如權(quán)利要求11所述的處理設(shè)備的控制方法，其特征在于，更包含： 當(dāng)該第二電壓水平超過閾值時，使能該電源開關(guān)。14. 如權(quán)利要求11所述的處理設(shè)備的控制方法，其特征在于，該電源開關(guān)具有耦接到該 第一電源軌的第一端以及耦接到該第二電源軌的第二端。15. 如權(quán)利要求11所述的處理設(shè)備的控制方法，其特征在于，當(dāng)該電源開關(guān)具有耦接到 該存儲器單元陣列的第一端以及耦接到該第二電源軌的第二端，其中使能該電源開關(guān)的步 驟更包含： 供應(yīng)該第二電壓水平給該存儲器單元陣列與該邏輯電路。16. 如權(quán)利要求11所述的處理設(shè)備的控制方法，其特征在于，更包含： 發(fā)送控制信號給該電源開關(guān)來使能或禁用該電源開關(guān)。17. 如權(quán)利要求11所述的處理設(shè)備的控制方法，其特征在于，更包含： 在指定寄存器內(nèi)產(chǎn)生一值來使能或禁用該電源開關(guān)。
【文檔編號】G06F1/26GK106095037SQ201610273048
【公開日】2016年11月9日
【申請日】2016年4月28日 公開號201610273048.9, CN 106095037 A, CN 106095037A, CN 201610273048, CN-A-106095037, CN106095037 A, CN106095037A, CN201610273048, CN201610273048.9
【發(fā)明人】休·湯瑪斯·梅爾, 邱議德, 吳哲維, 楊李基, 王嘉維, 簡丞星, 柯又銘
【申請人】聯(lián)發(fā)科技股份有限公司